Docket No. 0819-0651

IN THE UNITED STATES PAT	ENT	AND TRADEMARK OFFICE	4-11-02
In re PATENT application of	)		
SHINICHI IMAI DEC 1 7 2001	)		
Serial No. 09/960,575	)	Group Art Unit: 2812	
Filed: 09/24/2001	)	Examiner: Unassigned	
For: SEMICONDUCTOR DEVICE AND	)		
METHOD FOR FABRICATING THE	)		
SAME	)		

# TRANSMITTAL OF PRIORITY DOCUMENT AND CLAIM OF FOREIGN FILING DATE PURSUANT TO 35 U.S.C. § 119

Honorable Commissioner for Patents

Washington, D.C. 20231

Sir:

At the time of filing the above-references application, benefit of foreign priority under 35 U.S.C. § 119 was claimed. Submitted herewith is a certified copy of priority document number 2000-290119 to perfect the claim of priority. Acknowledgment is respectfully requested.

Respectfully submitted,

Eric J. Robinson

Reg. No. 38,285

Nixon Peabody LLP 8180 Greensboro Drive, Suite 800 McLean, Virginia 22102 (703) 790-9110 JÄRAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年 9月25日

出願番号

Application Number:

特願2000-290119

出 願 人 Applicant(s):

松下電器産業株式会社

2001年 9月13日

特 許 庁 長 官 Commissioner, Japan Patent Office





【書類名】

特許願

【整理番号】

2926420025

【提出日】

平成12年 9月25日

【あて先】

特許庁長官

【国際特許分類】

H01L 21/8238

【発明者】

【住所又は居所】

大阪府高槻市幸町1番1号 松下電子工業株式会社内

【氏名】

今井 伸一

【特許出願人】

【識別番号】

000005843

【氏名又は名称】

松下電子工業株式会社

【代理人】

【識別番号】

100077931

【弁理士】

【氏名又は名称】

前田 弘

【選任した代理人】

【識別番号】

100094134

【弁理士】

【氏名又は名称】 小山 廣毅

【選任した代理人】

【識別番号】

100110939

【弁理士】

【氏名又は名称】

竹内 宏

【選任した代理人】

【識別番号】

100110940

【弁理士】

【氏名又は名称】

嶋田 高久

【選任した代理人】

【識別番号】

100113262

【弁理士】

【氏名又は名称】 竹内 祐二

【選任した代理人】

【識別番号】 100115059

【弁理士】

【氏名又は名称】 今江 克実

【選任した代理人】

【識別番号】 100115510

【弁理士】

【氏名又は名称】 手島 勝

【選任した代理人】

【識別番号】 100115691

【弁理士】

【氏名又は名称】 藤田 篤史

【手数料の表示】

【予納台帳番号】 014409

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 0006009

【プルーフの要否】

## 【書類名】 明細書

【発明の名称】 半導体装置およびその製造方法

#### 【特許請求の範囲】

【請求項1】 活性領域と、上記活性領域を囲むように設けられた分離領域とを有する半導体基板と、

上記活性領域の上に設けられ、上記分離領域と接する境界部を有する容量絶縁 膜と、

上記容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、

上記分離領域上に設けられた電極パッドと、

上記容量絶縁膜の一部および上記分離領域の一部の上に亘って設けられ、上記 上部電極と上記電極パッドとを接続する引き出し導体膜と、

基板上に設けられた層間絶縁膜とを備え、

上記層間絶縁膜を貫通して上記電極パッドに到達する接続孔が設けられており

上記境界部における上記引き出し導体膜の幅の総和に対する上記接続孔における上記電極パッドの露出面積の総和の比がある値以下となっている半導体装置。

【請求項2】 請求項1に記載の半導体装置において、

上記値が4であることを特徴とする半導体装置。

【請求項3】 活性領域と、上記活性領域を囲むように形成された分離領域とを有する半導体基板と、

上記活性領域の上に形成され、上記分離領域と接する境界部を有する容量絶縁 膜と、

上記容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、

上記分離領域上に形成された電極パッドと、

上記容量絶縁膜の一部および上記分離領域の一部の上に亘って設けられ、上記 上部電極と上記電極パッドとを接続する引き出し導体膜と、

基板上に設けられた層間絶縁膜とを備え、

上記層間絶縁膜を貫通して上記電極パッドに到達する接続孔が設けられており

上記容量絶縁膜が上記境界部において、他の部分よりも厚くなっている半導体 装置。

【請求項4】 第1活性領域と、上記第1活性領域を囲むように形成された 分離領域と、上記第1活性領域と上記分離領域を挟んで設けられた第2活性領域 とを有する半導体基板と、

上記第1活性領域の上に形成され、上記分離領域と接する境界部を有する第1 容量絶縁膜と、

上記第2活性領域の上に形成された第2容量絶縁膜と、

上記第1容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、

上記分離領域上に形成された電極パッドと、

上記第1容量絶縁膜の一部および上記分離領域の一部の上に亘って設けられ、 上記上部電極と上記電極パッドとを接続する引き出し導体膜と、

基板上に設けられた層間絶縁膜とを備え、

上記層間絶縁膜を貫通して上記電極パッドに到達する第1接続孔と、上記層間 絶縁膜および上記第2容量絶縁膜を貫通して上記第2活性領域に到達する第2接 続孔とが設けられている半導体装置。

【請求項5】 請求項4に記載の半導体装置において、

上記第2接続孔の直径が上記第1接続孔の直径よりも大きいことを特徴とする ・半導体装置。

【請求項6】 請求項5の半導体装置において、

上記第1接続孔のアスペクト比と上記第2接続孔のアスペクト比とが等しいことを特徴とする半導体装置。

【請求項7】 上部に活性領域を有する半導体基板を用意する工程(a)と

上記活性領域を囲むように上記半導体基板の上部に分離領域を形成する工程(b)と、

上記活性領域の上に、上記分離領域と接する境界部を有する容量絶縁膜を形成 する工程(c)と、

上記容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、上記分離

領域上に形成された電極パッドと、上記容量絶縁膜の一部および上記分離領域の 一部の上に亘って上記上部電極と上記電極パッドとを接続する引き出し導体膜と を形成する工程(d)と、

基板上に層間絶縁膜を形成する工程(e)と、

プラズマエッチングにより、上記層間絶縁膜を貫通して上記電極パッドに到達する接続孔を、上記境界部における上記引き出し導体膜の幅の総和に対する上記接続孔における上記電極パッドの露出面積の総和の比がある値以下となるように開口する工程(f)と、

を含む半導体装置の製造方法。

【請求項8】 請求項7に記載の半導体装置において、

上記工程(f)では、上記接続孔の数を調整することによって上記比がある値以下となるように開口することを特徴とする半導体装置の製造方法。

【請求項9】 請求項7に記載の半導体装置において、

上記工程(f)では、上記接続孔において上記電極パッドが露出している面積 を調整することによって上記比がある値以下となるように開口することを特徴と する半導体装置の製造方法。

【請求項10】 請求項7に記載の半導体装置において、

上記工程(f)では、上記境界部における上記引き出し導体膜の幅の総和を調整することによって上記比がある値以下となるように開口することを特徴とする 半導体装置の製造方法。

【請求項11】 請求項7に記載の半導体装置において、

上記工程(f)では、上記比がある値以下となる条件に適合させながら、上記接続孔のアスペクト比を調整することによって開口することを特徴とする半導体装置の製造方法。

【請求項12】 活性領域を有する半導体基板を用意する工程(a)と、

上記半導体基板の上部に分離領域を形成する工程(b)と、

上記分離領域との境界部の上記活性領域に増殖拡散機能を有する不純物を導入する工程(c)と、

上記活性領域の上部を酸化することにより、上記分離領域と接する境界部を有

する容量絶縁膜を形成する工程(d)と、

上記容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、上記分離領域上に形成された電極パッドと、上記容量絶縁膜の一部および上記分離領域の一部の上に亘って上記上部電極と上記電極パッドとを接続する引き出し導体膜とを形成する工程(e)と、

基板上に層間絶縁膜を形成する工程(f)と、

プラズマエッチングにより、上記層間絶縁膜を貫通して上記電極パッドに到達 する接続孔を開口する工程(g)と、

を含む半導体装置の製造方法。

【請求項13】 活性領域を有する半導体基板を用意する工程(a)と、

上記半導体基板の上部に分離領域を形成し、上記活性領域を第1活性領域と第 2活性領域とに分離する工程(b)と、

上記第1活性領域の上に、上記分離領域と接する境界部を有する第1容量絶縁膜を形成し、上記第2活性領域の上に第2容量絶縁膜を形成する工程(c)と、

上記第1容量絶縁膜上に上記分離領域と離間して設けられた上部電極と、上記分離領域上に形成された電極パッドと、上記第1容量絶縁膜の一部および上記分離領域の一部の上に亘って設けられ、上記上部電極と上記電極パッドとを接続する引き出し導体膜とを形成する工程(d)と、

基板上に層間絶縁膜を形成する工程(e)と、

プラズマエッチングにより、上記層間絶縁膜を貫通して上記電極パッドに到達する第1接続孔と、層間絶縁膜および上記第2容量絶縁膜を貫通して第2活性領域に到達する第2接続孔とを形成する工程(f)と、

を含む半導体装置の製造方法。

【請求項14】 請求項13に記載の半導体装置の製造方法において、

上記工程(f)では、上記第2接続孔を上記第1接続孔の直径よりも大きくなるように形成することを特徴とする半導体装置の製造方法。

【請求項15】 請求項14に記載の半導体装置の製造方法において、

上記工程(f)では、上記第1接続孔と上記第2接続孔とをアスペクト比が等 しくなるように形成することを特徴とする半導体装置の製造方法。

## 【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、MISキャパシタである半導体装置およびその製造方法に関し、特に高い歩留まり率で製造できるMISキャパシタである半導体装置に関する。

[0002]

【従来の技術】

従来、MOSキャパシタである半導体装置100は、図6(a)および(b)に示すように、シリコン基板112上に、分離領域114を備え、分離領域114の間のシリコン基板112の上部に活性領域116が形成されている。活性領域116の上には、容量絶縁膜118が形成されている。容量絶縁膜118の上には、四角形の上部電極121が分離領域114と離間して設けられている。分離領域114上には、活性領域116を囲むように四角形の環状の電極パッド124が設けられている。電極パッド124の各辺と上部電極121の各辺とは、引き出し導体膜122により互いに接続されている。さらに基板上には、層間絶縁膜126が形成され、層間絶縁膜126を貫通して電極パッド124に到達する多数の接続孔128(直径0.28μm)が開口されている。この接続孔128に導電体膜を埋めるプラグが形成され、このプラグを通じて上部電極の電位を制御するように構成されている。

[0003]

【発明が解決しようとする課題】

しかしながら、従来のMOSキャパシタである半導体装置100は、接続孔を 形成するために層間絶縁膜126のプラズマエッチングを行なったときに、容量 絶縁膜118に破壊が生じるという不具合があった。発光解析によって容量絶縁 膜118の破壊された部分を調査すると、容量絶縁膜118の破壊は、全て引き 出し導体膜122の下の分離領域114と接する境界部Rcrに発生しているこ とがわかった。そこで、本発明者は、この不具合が生じるメカニズムについて、 以下のように考察した。

[0004]

図7 (a)、(b)は、容量絶縁膜の破壊が生じるメカニズムを説明する図である。

[0005]

図7(a)に示すように、層間絶縁膜126は、主としてプラズマから照射される正イオンによってのエッチングされ、接続孔128が層間絶縁膜126を貫通すると電極パッド124の表面が露出する。このとき、入射した正イオンによって、電極パッド124、上部電極121および引き出し導体膜122は正に帯電する。正電荷の帯電は、通常は、高周波プラズマを用いることによって、正イオンと交互に電子が接続孔に入射して電気的に中和される。しかし、図7(b)に示すように、基板表面は電子によって負に帯電する。従って、高アスペクト比の接続孔128を形成すると、電子が負に帯電した基板表面(レジスト膜の表面)からの影響を受けやすくなり、接続孔128内に入射しにくくなる。

[0006]

また、プラズマ中の正イオンは、プラズマ中に発生するイオンシース内で電界 加速されて基板に入射する。イオンシースの発生は、電界における正イオンと電子との移動度の違い、つまり、正イオンの質量が電子の質量に比べて大きいために正イオンは動きにくいことに起因する。この結果、基板表面にはセルフバイアスと呼ばれる負電位が発生する。正イオンは、プラズマ中のポテンシャルにセルフバイアスを加えたエネルギーを持って基板表面に衝突することになる。一方、電子は、イオンシースが減速電界として働くことで、接続孔内に入射しにくくなる。

[0007]

上述のように、電極パッド124、上部電極121および引き出し導体膜122に正電荷が蓄積されると、屈曲した引き出し導体膜122の下の分離領域114と接する容量絶縁膜118の境界部Rcrに電界集中が起こるはずである。そうすると、容量絶縁膜118の耐圧を越える電圧が分離領域114と接する容量絶縁膜118の境界部Rcrの上面と下面との間に印加されると、容量絶縁膜18が境界部Rcrにおいて破壊されると考えられる。容量絶縁膜118は、分離領域114を形成した後、熱酸化法またはCVD法によって形成される。分離

領域114の活性領域との境界部には不純物や欠陥が多い。従って、熱酸化法によって形成した場合、分離領域114と接する境界部Rcrにおける容量絶縁膜118の膜厚は薄くなり、分離領域114と接する容量絶縁膜118の境界部Rcrの耐圧が低下する。また、CVD法によって形成した場合、分離領域114と接する容量絶縁膜118の境界部Rcrでは不純物により膜質が劣化し、分離領域114と接する容量絶縁膜118の境界部Rcrの耐圧が低下する。従って、いずれの場合も容量絶縁膜破壊が発生しやすい。

## [0008]

上記の不具合を解決するためには、従来、アンテナ比をある値以上に調整することが有効であると考えられている。アンテナ比とは、上部電極121の面積に対する接続孔128における電極パッド124の露出面積の総和(S)の比のことである。そこで、接続孔128の数の増減によって、接続孔128における電極パッド124の露出面積の総和(S)を変化させたときのMOSキャパシタである半導体装置100の容量絶縁膜の破壊率を測定した。このときの測定結果を図8に示す。

#### [0009]

図8は、上部電極面積に対する接続孔における電極パッドの露出面積の総和(S)の比への容量絶縁膜破壊率の依存性を示す図である。図8において、横軸は上部電極面積に対する接続孔における電極パッドの露出面積の総和(S)の比(アンテナ比)を表し、縦軸は容量絶縁膜破壊率を表す。この結果は、アンテナ比が比較的小さいときに容量絶縁膜118が破壊されやすいことを示している。しかし、アンテナ比が非常に小さい、あるいはアンテナ比が非常に大きい場合に容量絶縁膜破壊は発生しておらず、アンテナ比と容量絶縁膜破壊との関係に相関関係が見られない。つまり、MOSキャパシタである半導体における容量絶縁膜の破壊を抑制・防止するために、アンテナ比をある値以上に調整することが有効であるとは言えない。

#### [0010]

本発明の目的は、容量絶縁膜の破壊の原因が分離領域と接する境界部における 電界の集中にあることに着目し、容量絶縁膜の破壊がより確実に抑制・防止され

たMISキャパシタである半導体装置およびその製造方法を提供することにある

[0011]

【課題を解決するための手段】

本発明の半導体装置は、活性領域と、活性領域を囲むように設けられた分離領域とを有する半導体基板と、活性領域の上に設けられ、分離領域と接する境界部を有する容量絶縁膜と、容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に設けられた電極パッドと、容量絶縁膜の一部および分離領域の一部の上に亘って設けられ、上部電極と電極パッドとを接続する引き出し導体膜と、基板上に設けられた層間絶縁膜とを備え、層間絶縁膜を貫通して電極パッドに到達する接続孔が設けられており、境界部における引き出し導体膜の幅の総和に対する接続孔が設けられており、境界部における引き出し導体膜の幅の総和に対する接続孔における電極パッドの露出面積の総和の比がある値以下となっている。

[0012]

このように構成された半導体装置は、プラズマエッチングによって層間絶縁膜 を貫通して電極パッドに到達する接続孔の形成する際の、容量絶縁膜の破壊を抑 制・防止できることが経験的に確認されている。

[0013]

本発明の半導体装置は、活性領域と、活性領域を囲むように形成された分離領域とを有する半導体基板と、活性領域の上に形成され、分離領域と接する境界部を有する容量絶縁膜と、容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、容量絶縁膜の一部および分離領域の一部の上に亘って設けられ、上部電極と電極パッドとを接続する引き出し導体膜と、基板上に設けられた層間絶縁膜とを備え、層間絶縁膜を貫通して電極パッドに到達する接続孔が設けられており、容量絶縁膜が境界部において、他の部分よりも厚くなっている。

[0014]

このことによって、分離領域と接する容量絶縁膜の境界部の耐圧を高めることができ、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達す

る接続孔の形成する際の、容量絶縁膜の破壊を抑制・防止することができる。

[0015]

本発明の半導体装置は、第1活性領域と、第1活性領域を囲むように形成された分離領域と、第1活性領域と分離領域を挟んで設けられた第2活性領域とを有する半導体基板と、第1活性領域の上に形成され、分離領域と接する境界部を有する第1容量絶縁膜と、第2活性領域の上に形成された第2容量絶縁膜と、第1容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、第1容量絶縁膜の一部および分離領域の一部の上に亘って設けられ、上部電極と電極パッドとを接続する引き出し導体膜と、基板上に設けられた層間絶縁膜とを備え、層間絶縁膜を貫通して電極パッドに到達する第1接続孔と、層間絶縁膜および第2容量絶縁膜を貫通して第2活性領域に到達する第2接続孔とが設けられている。

[0016]

このことによって、第1接続孔を開口する際のプラズマエッチングによって、電極パッド、引き出し導体膜および上部電極は正に帯電し、容量絶縁膜を挟んで対向する半導体基板が対向電極となる。同時に、第2接続孔を開口する際のプラズマエッチングによって、半導体基板も電極パッド、引き出し導体膜および上部電極と同様に正に帯電する。この結果、電極パッド、引き出し導体膜および上部電極と半導体基板との電位差が小さくなる。引き出し導体膜とシリコン基板との電位差が小さければ、引き出し導体膜の下の分離領域と接する容量絶縁膜の境界部における電界は小さくなり、破壊が抑制・防止される。つまり、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔の形成する際の、容量絶縁膜の破壊が抑制・防止された半導体装置が得られる。

[0017]

第2接続孔の直径が第1接続孔の直径よりも大きいことが好ましい。

[0018]

電極パッドの上の層間絶縁膜の膜厚は、第2活性領域の上の層間絶縁膜の膜厚よりも薄いので、第1および第2接続孔およびを同じ直径とした場合、第2活性 領域の帯電量、すなわち半導体基板の帯電量の方が大きくなる。しかし、第2接 続孔の直径が第1接続孔の直径よりも大きくすることにより、第2接続孔の内部 に電子が入って電気的に中和しやすくなり、引き出し導体膜と半導体基板との電 位差を小さくすることができ、境界部における電界を緩和できる。

[0019]

第1接続孔のアスペクト比と第2接続孔のアスペクト比とが等しいことが好ま しい。

[0020]

このことにより、第1接続孔における電極パッドの帯電量と第2接続孔における第2活性領域の帯電量が等しくなり、引き出し導体膜と半導体基板との電位差をほぼゼロにすることができる。

[0021]

本発明の半導体装置の製造方法は、上部に活性領域を有する半導体基板を用意する工程(a)と、活性領域を囲むように半導体基板の上部に分離領域を形成する工程(b)と、活性領域の上に、分離領域と接する境界部を有する容量絶縁膜を形成する工程(c)と、容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、容量絶縁膜の一部および分離領域の一部の上に亘って上部電極と電極パッドとを接続する引き出し導体膜とを形成する工程(d)と、基板上に層間絶縁膜を形成する工程(e)と、プラズマエッチングにより、層間絶縁膜を貫通して電極パッドに到達する接続孔を、境界部における引き出し導体膜の幅の総和に対する接続孔における電極パッドの露出面積の総和の比がある値以下となるように開口する工程(f)とを含む。

[0022]

このことによって、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔の形成する際の、容量絶縁膜の破壊が抑制・防止された半 導体装置が得られることが経験的に確認されている。

[0023]

上記工程(f)では、上記接続孔の数、上記接続孔において上記電極パッドが露出している面積、および上記境界部における上記引き出し導体膜の幅の総和のうちのいずれか1つを調整することによって上記比がある値以下となるように開

口してもよい。

[0024]

上記工程(f)では、上記比がある値以下となる条件に適合させながら、上記接続孔のアスペクト比を調整することによって開口してもよい。

[0025]

上述のように従来、高アスペクト比の接続孔を形成すると、容量絶縁膜の破壊が発生することが多い。しかし、本発明の半導体装置の製造方法によれば、容量絶縁膜の破壊の発生が抑制・防止されるので、高アスペクト比の接続孔を形成することが可能となる。すなわち、高アスペクト比の接続孔を多数形成することが必要な場合にも、高アスペクト比を維持しつつ、接続孔の直径および数を上記比がある値以下となる条件に適合するように調整するだけで、容量絶縁膜の破壊の発生を抑制・防止することが容易となる。よって、限られた面積に必要な数の接続孔が設けられたMISキャパシタを得ることができる。

[0026]

本発明の半導体装置の製造方法は、活性領域を有する半導体基板を用意する工程 (a) と、半導体基板の上部に分離領域を形成する工程 (b) と、分離領域との境界部の活性領域に増殖拡散機能を有する不純物を導入する工程 (c) と、活性領域の上部を酸化することにより、分離領域と接する境界部を有する容量絶縁膜を形成する工程 (d) と、容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、容量絶縁膜の一部および分離領域の一部の上に亘って上部電極と電極パッドとを接続する引き出し導体膜とを形成する工程 (e) と、基板上に層間絶縁膜を形成する工程 (f) と、プラズマエッチングにより、層間絶縁膜を貫通して電極パッドに到達する接続孔を開口する工程 (g) とを含む。

[0027]

このことによって、分離領域との境界部の活性領域に高濃度の増殖拡散機能を 有する不純物が含まれる領域が形成される。高濃度の増殖拡散機能を有する不純 物が含まれる領域では、シリコンの酸化速度が速くなるので、活性領域上に容量 絶縁膜を形成する際に、分離領域と接する容量絶縁膜の境界部の膜厚が厚くなる 。従って、分離領域と接する容量絶縁膜の境界部の耐圧を高めることができ、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔の 形成する際の、容量絶縁膜の破壊を抑制・防止することができる。

[0028]

本発明の半導体装置の製造方法は、活性領域を有する半導体基板を用意する工程(a)と、半導体基板の上部に分離領域を形成し、活性領域を第1活性領域と第2活性領域とに分離する工程(b)と、第1活性領域の上に、分離領域と接する境界部を有する第1容量絶縁膜を形成し、第2活性領域の上に第2容量絶縁膜を形成する工程(c)と、第1容量絶縁膜上に分離領域と離間して設けられた上部電極と、分離領域上に形成された電極パッドと、第1容量絶縁膜の一部および分離領域の一部の上に亘って設けられ、上部電極と電極パッドとを接続する引き出し導体膜とを形成する工程(d)と、基板上に層間絶縁膜を形成する工程(e)と、プラズマエッチングにより、層間絶縁膜を貫通して電極パッドに到達する第1接続孔と、層間絶縁膜および第2容量絶縁膜を貫通して第2活性領域に到達する第2接続孔とを形成する工程(f)とを含む。

[0029]

このことによって、第1接続孔を開口するプラズマエッチングによって、電極パッド、引き出し導体膜および上部電極は正に帯電し、容量絶縁膜を挟んで対向する半導体基板が対向電極となる。同時に、第2接続孔を開口するプラズマエッチングによって、半導体基板も電極パッド、引き出し導体膜および上部電極と同様に正に帯電する。この結果、電極パッド、引き出し導体膜および上部電極と半導体基板との電位差が小さくなる。引き出し導体膜とシリコン基板との電位差が小さければ、引き出し導体膜の下の分離領域と接する容量絶縁膜の境界部における電界は小さくなり、破壊が抑制・防止される。

[0030]

工程(f)では、第2接続孔を第1接続孔の直径よりも大きくなるように形成することが好ましい。

[0031]

電極パッドの上の層間絶縁膜の膜厚は、第2活性領域の上の層間絶縁膜の膜厚

よりも薄いので、第1および第2接続孔およびを同じ直径とした場合、第2活性 領域の帯電量、すなわち半導体基板の帯電量の方が大きくなる。しかし、第2接 続孔の直径が第1接続孔の直径よりも大きくすることにより、第2接続孔の内部 に電子が入って電気的に中和しやすくなり、引き出し導体膜と半導体基板との電 位差を小さくすることができる。

[0032]

工程(f)では、第1接続孔と第2接続孔とをアスペクト比が等しくなるよう に形成することが好ましい。

[0033]

このことにより、第1接続孔における電極パッドの帯電量と第2接続孔における第2活性領域の帯電量が等しくなり、引き出し導体膜と半導体基板との電位差をほぼゼロにすることができる。

[0034]

【発明の実施の形態】

上述のように、アンテナ比を調整することによって、MOSキャパシタにおける容量絶縁膜の破壊を確実に抑制・防止することができない。そこで、従来の半導体装置において、引き出し導体膜の下にある容量絶縁膜の分離領域と接する境界部が破壊されやすいことに着目し、図8の各データの見直しを行なった。そのときの測定条件を表1に、結果を図1に示す。

[0035]

#### 【表1】

$L(\mu m)$	接続孔の直径(μm)	接続孔数	$S(\mu m^2)$	(S/L)
8	0. 28	1280	78. 8	9. 9
8	0. 28	1108	68. 2	8. 5
8	0. 28	906	55. 8	7. 0
8	0. 28	522	32. 1	4. 0
8	0. 28	260	16.0	2. 0
8	0. 28	158	9. 7	1. 2

図1は、分離領域114と接する容量絶縁膜118の境界部Rcrにおける引き出し導体膜122の幅(w)の総和(L)に対する接続孔128における電極パッド124の露出面積の総和(S)の比(S/L)に対して、容量絶縁膜11

8の破壊率をプロットした図である。ここで、上記S/Lの増減は、Lを定数(8μm)とし、Sを増減することによって行なった。上記Sの増減は、接続孔128の直径を従来通り(0.28μm)とし、接続孔128の数を増減したものと、接続孔128の直径を従来よりも小さく(0.18μm)し、接続孔128の数を増減したものとの両方を行なった。なお、表1に示した測定条件は、接続孔128の直径を従来通り(0.28μm)とし、接続孔128の数を増減した場合の条件である。この結果、図1に示すように、S/Lの値が4以下であるときに容量絶縁膜118の破壊率がほぼゼロとなることがわかった。以下の実施形態1から3は、この結果に基づいて実施したものである。

[0036]

以下、図面を参照しながら本発明による実施形態を説明する。簡単のため、各 実施形態に共通する構成要素は、同一の参照符号で示す。

[0037]

(実施形態1)

図2(a)は、本実施形態のMOSキャパシタである半導体装置10を示す模式的な上面図であり、図2(b)は、図2(a)に示したII-II線に沿った断面図である。

[0038]

本実施形態の半導体装置10は、図2(a)および図2(b)に示すように、シリコン基板12上に、活性領域16が形成されており、活性領域16を囲むように分離領域14が形成されている。活性領域16の上には、容量絶縁膜18が形成されている。容量絶縁膜18の上には、四角形の上部電極21が分離領域14と離間して設けられている。分離領域14上には、活性領域16を囲むように四角形の環状の電極パッド24が設けられている。電極パッド24の各辺と上部電極21の各辺とは、引き出し導体膜22により互いに接続されている。さらに基板上には、層間絶縁膜26が形成され、層間絶縁膜26を貫通して電極パッド24に到達する接続孔28が形成されている。

[0039]

本実施形態の半導体装置10では、上記図1の結果に基づいて、接続孔28 (

直径0.28μm)の数を従来よりも少なくすることにより、S/Lの値を4以下に調整してある。このことにより、分離領域14と接する容量絶縁膜18の境界部Rcrにおける引き出し導体膜22の幅(w)の総和(本実施形態では引き出し導体膜22の幅の総和に等しい:L)に対する接続孔28における電極パッド24の露出面積の総和(S)の比(S/L)を小さくしている。この結果、図1に示すように、S/Lの値が4以下とすることにより容量絶縁膜18の破壊率をほぼゼロとすることができる。

[0040]

次に、半導体装置10の製造方法を説明する。

[0041]

まず、シリコン基板12を用意し、シリコン基板12の上部をエッチングすることによって浅い溝を形成した後、酸化膜を埋め込むSTI(ShallowTrench Isolation)法を適用することによって分離領域14を形成する。なお、従来のLOCOS法を適用してもよい。

[0042]

次に、シリコン基板12の上部の分離領域14が形成されていない活性領域16の上部を熱酸化することにより容量絶縁膜18を形成する。なお、容量絶縁膜18の形成にはCVD法を用いてもよい。

[0043]

次に、基板上にポリシリコン膜を堆積した後、フォトリソグラフィおよびドライエッチングによってポリシリコン膜をパターニングすることによって、上部電極21、引き出し導体膜22、電極パッド24を一体成形する。なお、本実施形態では、ポリシリコン膜を用いて上部電極21、引き出し導体膜22、電極パッド24を形成したが、導電性金属材料膜を用いてもよい。

[0044]

次に、シリコン酸窒化膜を堆積して層間絶縁膜26を形成する。

[0045]

次に、フォトリソグラフィおよびプラズマエッチングを行なって、層間絶縁膜26に電極パッド24に到達する接続孔28を開口する。接続孔28は、プラズ

マエッチングによって、S/Lの値が4以下になるように形成される。

[0046]

本実施形態では、シリコン酸窒化膜で形成された容量絶縁膜18を用いたが、シリコン酸化膜、シリコン窒化膜や他の高誘電率膜などで容量絶縁膜18を形成してもよい。ただし、これらの材料からなる容量絶縁膜18は、耐圧がシリコン酸化膜とは異なるので、容量絶縁膜18の材料によって、容量絶縁膜18の破壊率がほぼゼロとなるS/Lの値は変化し得る。しかしながら、いずれの材料を用いた場合もS/Lの値が重要であることに変わりはない。従って、容量絶縁膜18の破壊率がほぼゼロとなるか、または破壊率が実用上問題とならないほど小さくなるS/Lの値を測定し、その結果に基づいて境界部Rcrにおける引き出し導体膜22の幅(w)、接続孔28の直径および数を調整すればよい。

## (実施形態2)

図3 (a) は、本実施形態のMOSキャパシタである半導体装置20を示す模式的な上面図であり、図3 (b) は、図3 (a) に示したII-II線に沿った断面

図である。

[0047]

本実施形態の半導体装置20は、図3(a)および図3(b)に示すように、 上記実施形態1の半導体装置10と同じ構造を有する。ただし、基板上に形成された接続孔28の直径が従来の半導体装置よりも小さく(0.18μm)、接続 孔28の数が従来の半導体装置と同じとなっている点で異なる。

[0048]

上記図1の結果に基づいて、本実施形態では、接続孔28の直径を従来よりも小さくしている。このことにより、本実施形態の半導体装置20は、境界部Rcrにおける引き出し導体膜22の幅(w)の総和(L)に対する接続孔28における電極パッド24の露出面積の総和(S)の比(S/L)の値を4以下にしている。この結果、図1に示すように、容量絶縁膜18の破壊率をほぼゼロとすることができる。

[0049]

本実施形態の半導体装置20の製造方法は、上記実施形態1と同じである。ただし、従来よりも、接続孔28の直径を小さくする必要があり、フォトリソグラフィの工程で、フォトマスクの接続孔28に対応する部分の直径を小さくすることにより接続孔28の直径を小さくする。

## [0050]

本実施形態では、従来よりも、接続孔 28 の直径を小さくしたが、S/L の値を小さくするためには、接続孔 28 における電極パッド 24 の露出面積の総和が小さくなっていればよい。従って、エッチングで接続孔 28 を先細り状に形成する方法などを用いることができる。この方法では、エッチング条件として、 $C_4$   $F_8$   $C_5F_8$   $C_4F_6$   $C_2F_4$  などのガスを用い、添加ガスとして $CH_2F_2$ 、C O 、 $O_2$  Ar、 $CO_2$  などを用いる。このような条件では、エッチングの際に、接続孔の側壁にポリマーが形成され、このポリマーの膜厚が厚くなるので、接続孔を先細り状に形成できる。

## [0051]

また、本実施形態では、シリコン酸窒化膜で形成された容量絶縁膜18を用いたが、上記実施形態1と同様に、シリコン酸窒化膜で形成された容量絶縁膜18を用いたが、シリコン酸化膜、シリコン窒化膜や他の高誘電率膜などで容量絶縁膜18を形成してもよい。さらに、容量絶縁膜18の材料によって、容量絶縁膜18の破壊率がほぼゼロとなるS/Lの値は変化し得るが、いずれの材料を用いた場合もS/Lの値が重要であることに変わりはない。従って、容量絶縁膜18の破壊率がほぼゼロとなるか、または破壊率が実用上問題とならないほど小さくなるS/Lの値を測定し、その結果に基づいて境界部Rcrにおける引き出し導体膜22の幅(w)、接続孔28の直径および数を調整すればよい。

## [0052]

以上に述べたように、上記実施形態1では、接続孔の数を調整することによって、本実施形態2では、接続孔において上記電極パッドが露出している面積を調整することによって、S/Lの値をある値以下となるように開口した。すなわち、Sを小さくすることによって、S/Lの値をある値以下とした。しかしながら、L(境界部における上記引き出し導体膜の幅の総和)を大きくすることによっ

て、S/Lの値をある値以下としても一向に構わない。

[0053]

また、上記実施形態1および本実施形態2からわかるように、S/Lの値をある値以下となる条件に適合させることによって、容量絶縁膜の破壊を防止できる。従って、高アスペクト比の接続孔を多数形成することが必要な場合にも、高アスペクト比を維持しつつ、接続孔の直径および数をS/Lがある値以下となる条件に適合するように調整するだけで、容量絶縁膜の破壊の発生を抑制・防止することが容易となる。よって、S/Lの値をある値以下となる条件に適合させることは、MISキャパシタにおける接続孔の微細化対策として有効である。

#### [0054]

上記実施形態 1 および本実施形態 2 では、境界部R c r における引き出し導体膜 2 2 の幅(w)の総和(L)を 8  $\mu$  mとしており、L は 8  $\mu$  m以上であることが、境界部R c r における電界を緩和することができるので好ましい。また、接続孔 2 8 の数が、実施形態 1 では 1 5 8 個、実施形態 2 では 2 6 0 個であり、 5 2 2 個以下であること、あるいは、接続孔 2 8 において電極パッド 2 4 が露出している面積が、実施形態 1 では 9 . 7  $\mu$  m 2 、実施形態 2 では 1 6  $\mu$  m 2 であり、 3 2  $\mu$  m 2 以下であることが、電極パッドに蓄積する電荷の量を低減することができるので好ましい。

## (実施形態3)

図4は、本実施形態のMOSキャパシタである半導体装置30を示す模式的な 断面図である。

## [0055]

本実施形態の半導体装置30は、上記実施形態1の半導体装置10と同じ構造を有する。ただし、図2(a)に示したII-II線に沿った断面が、図4に示される構造となっており、引き出し導体膜22の下の分離領域14と接する容量絶縁膜18の境界部Rcrの膜厚が大きくなっている点で異なる。これは、従来の半導体装置では容量絶縁膜の破壊が分離領域と接する境界部における電界の集中にあることに着目し、分離領域14と接する容量絶縁膜18の境界部Rcrの耐圧を高めるために膜厚を大きく形成している。

[0056]

本実施形態の半導体装置30の製造方法は、上記実施形態1と同じである。ただし、分離領域14を形成する工程の後で、分離領域14と接する活性領域16の境界部に高濃度のホウ素をイオン注入法によりドーズ量1×10<sup>20</sup>atoms・cm<sup>2</sup>で導入し、高濃度ホウ素領域29を形成する。なお、接続孔28における電極パッド24の露出面積の総和を従来と同じにしてもよい。

#### [0057]

高濃度ホウ素領域29のように、増殖拡散機能を有するホウ素を含む領域の上ではシリコンの酸化速度が速くなる。このため、活性領域16上に容量絶縁膜18を形成する際に、分離領域14と接する容量絶縁膜18の境界部Rcrの膜厚が厚くなる。つまり、1つの工程で、膜厚の異なる容量絶縁膜18を形成することができる。このようにして、分離領域14と接する容量絶縁膜18の境界部Rcrの耐圧を高めることができる。例えば、本実施形態の場合、活性領域上の容量絶縁膜18の厚さは4nmであるが、分離領域14と接する容量絶縁膜18の境界部Rcrの厚さは8nmである。このため、分離領域14と接する容量絶縁膜18の境界部Rcrの耐圧は、活性領域16上の容量絶縁膜18のおよそ倍になり、S/Lの値が8程度になるまで容量絶縁膜18の破壊が発生しなかった。このことから、本実施形態によれば、境界部Rcrにおける引き出し導体膜22の幅(w)の総和(L)に対して接続孔28における電極パッド24の露出面積の総和(S)の比を大きくすることができることがわかる。

#### (実施形態4)

図5 (a)は、本実施形態のMOSキャパシタである半導体装置40を示す模式的な上面図であり、図5 (b)は、図5 (a)に示したV-V線に沿った断面図である。

#### [0058]

本実施形態の半導体装置40は、図5(a)および図5(b)に示すように、シリコン基板42上に、分離領域44を備え、分離領域44の間のシリコン基板42の上部に活性領域46が形成されている。さらに、分離領域44の外側のシリコン基板42の上部に分離領域44を囲むように活性領域47が形成されてお

り、さらにその外側のシリコン基板42の上部に活性領域47を囲むように分離 領域45が形成されている。活性領域46の上には容量絶縁膜48が形成され、 活性領域47の上には容量絶縁膜49が形成されている。容量絶縁膜48の上に は、上部電極51が分離領域44と離間して設けられている。分離領域44上に は、活性領域46を囲むように四角形の環状の電極パッド54が設けられている 。電極パッド44の各辺と上部電極51の各辺とは、引き出し導体膜52により 互いに接続されている。さらに基板上には、層間絶縁膜56が形成され、層間絶 縁膜56を貫通して電極パッド54に到達する接続孔58と、層間絶縁膜56お よび容量絶縁膜49を貫通して活性領域47に到達する接続孔59とが形成され ている。

#### [0059]

本実施形態では、層間絶縁膜56を貫通して電極パッド54に到達する接続孔58と、層間絶縁膜56および容量絶縁膜49を貫通して活性領域47に到達する接続孔59を同時に開口する。このとき、接続孔58を開口するプラズマエッチングによって、電極パッド54、引き出し導体膜52および上部電極51は正に帯電するが、容量絶縁膜48を挟んで対向するシリコン基板42が対向電極となる。一方、接続孔59を開口するプラズマエッチングによって、シリコン基板42も電極パッド54、引き出し導体膜52および上部電極51と同様の機構で正に帯電する。この結果、電極パッド54、引き出し導体膜52および上部電極51とシリコン基板42との電位差が小さくなる。引き出し導体膜52とシリコン基板42との電位差が小さければ、引き出し導体膜52の下の分離領域44と接する容量絶縁膜48の境界部Rcrにおける電界は小さくなり、破壊が抑制・防止される。特に、引き出し導体膜52とシリコン基板42との電位差がゼロであることが最も好ましい。

#### [0060]

ここで、引き出し導体膜52とシリコン基板42との電位差をゼロにするためには、引き出し導体膜52およびシリコン基板42の帯電量を等しくする必要がある。しかしながら、電極パッド54の上の層間絶縁膜56の膜厚は、活性領域47の上の層間絶縁膜56の膜厚よりも薄くなるので、接続孔58および59を

同じ直径とした場合、活性領域47の帯電量、すなわちシリコン基板42の帯電量の方が大きくなる。これを防止するためには、接続孔の内部に電子が入って電気的に中和しやすくなるように接続孔59の直径を大きくすることが有効である。さらに、接続孔59のアスペクト比を接続孔58と等しくすることが好ましい。このことによって、接続孔58における電極パッド54の帯電量と接続孔59における活性領域47の帯電量が等しくなり、引き出し導体膜と半導体基板との電位差をほぼゼロにすることができる。

## [0061]

本実施形態では、接続孔 58 および接続孔 59 はほぼ円筒形に形成されており、接続孔 58 の直径が 0.28  $\mu$  m、電極パッド 54 の上の層間絶縁膜 56 の膜厚 0.6  $\mu$  m、アスペクト比が 2.14 であり、活性領域 47 の上の層間絶縁膜 56 の膜厚 0.8  $\mu$  mであるので、接続孔 59 の直径を 0.37  $\mu$  m と調整している。

#### [0062]

また、シリコン基板42の帯電量が大きくなることを防止するために、接続孔59の数を調整することによって正イオンに曝される活性領域47の面積を少なくするのも有効である。例えば、接続孔59における活性領域47の露出面積の総和が、接続孔58における電極パッド54の露出面積の総和の57%となるように接続孔59の数を調整してもよい。

#### [0063]

次に、半導体装置40の製造方法を説明する。

#### [0064]

まず、シリコン基板42を用意し、シリコン基板42の上部をエッチングすることによって浅い溝を形成した後、酸化膜を埋め込むSTI法を適用することによって分離領域44および45を形成する。なお、従来のLOCOS法を適用してもよい。

#### [0065]

次に、シリコン基板42の上部の分離領域44および45が形成されていない 活性領域46および47の上部を熱酸化することにより容量絶縁膜48および4 9を形成する。なお、CVD法を用いてもよい。

[0066]

次に、容量絶縁膜48の上から分離領域44の上を覆うようにポリシリコン膜を堆積した後、フォトリソグラフィおよびドライエッチングによってポリシリコン膜をパターニングすることによって、上部電極51、引き出し導体膜52、電極パッド54を一体成形する。

[0067]

次に、シリコン酸窒化膜を堆積して層間絶縁膜56を形成する。

[0068]

次に、フォトリソグラフィおよびプラズマエッチングを行なって、層間絶縁膜56に電極パッド24に到達する接続孔28と、層間絶縁膜56および容量絶縁膜49を貫通して活性領域47に到達する接続孔59とを開口する。

[0069]

【発明の効果】

本発明によれば、プラズマエッチングによって層間絶縁膜を貫通して電極パッドに到達する接続孔を形成する際の容量絶縁膜の破壊が抑制・防止されたMISキャパシタである半導体装置が得られる。

## 【図面の簡単な説明】

【図1】

分離領域と接する容量絶縁膜の境界部における引き出し導体膜の幅(w)の総和(L)に対する接続孔における電極パッドの露出面積の総和(S)の比(S/L)と、容量絶縁膜の破壊率との関係を表すグラフである。

【図2】

図2(a)は、本実施形態の半導体装置10を示す模式的な上面図であり、図2(b)は、図2(a)に示したII-II線に沿った断面図である。

【図3】

図3(a)は、本実施形態の半導体装置20を示す模式的な上面図であり、図3(b)は、図3(a)に示したIII-III線に沿った断面図である。

【図4】

本実施形態の半導体装置30を示す模式的な断面図である。

【図5】

図 5 (a) は、本実施形態のMOS キャパシタである半導体装置 4 0 を示す模式的な上面図であり、図 5 (b) は、図 5 (a) に示したV-V 線に沿った断面図である。

【図6】

図6(a)は、従来の半導体装置100を示す模式的な上面図であり、図6(b)は、図6(a)に示したVI-VI線に沿った断面図である。

【図7】

容量絶縁膜の破壊が生じるメカニズムを説明する図である。

【図8】

上部電極面積および接続孔における電極パッドの露出面積の総和と、MOSキャパシタの容量絶縁膜の破壊率との関係を表すグラフである。


## 【符号の説明】

- 10、20、30、40、100 半導体装置
- 12、42、112 シリコン基板
- 14、44、45、114 分離領域
- 16、46、47、116 活性領域
- 18、48、49、118 容量絶縁膜
- 21、51、121 上部電極
- 22、52、122 引き出し導体膜
- 24、54、124 電極パッド
- 26、56、126 層間絶縁膜
- 28、58、59、128 接続孔
- 29 高濃度ホウ素領域

## 【書類名】 図面


# 【図1】


接続孔 直径: 0.28 μ m接続孔 直径: 0.18 μ m




分離領域と接する容量絶縁膜の境界部Rcrにおける 引き出し導体膜の幅の総和(L)に対する接続孔に おける電極パッドの露出面積の総和(S)の比(S/L)


【図2】






【図3】







【図4】





【図5】







【図6】






【図7】





【図8】



上部電極面積に対する接続孔における 電極パッドの露出面積の総和(S)の比(アンテナ比)

【書類名】 要約書

【要約】

【課題】 容量絶縁膜の破壊がより確実に抑制・防止されたMISキャパシタである半導体装置およびその製造方法を提供する。

【解決手段】 シリコン基板12上に、活性領域16と、それを囲む分離領域14とが設けられており、活性領域16の上には、容量絶縁膜18が形成されている。容量絶縁膜18の上には、四角形の上部電極21が分離領域14と離間して設けられ、分離領域14上には、活性領域16を囲むように四角形の環状の電極パッド24が設けられている。電極パッド24の各辺と上部電極21の各辺とは、引き出し導体膜22により互いに接続されている。基板上には、層間絶縁膜26が形成され、層間絶縁膜26を貫通して電極パッド24に到達する接続孔28が形成されている。分離領域14と接する容量絶縁膜18の境界部Rcrにおける引き出し導体膜22の幅(w)の総和(L)に対する接続孔28における電極パッド24の露出面積の総和(S)の比(S/L)を4以下とすることにより容量絶縁膜18の破壊を防止する。

【選択図】 図2

【書類名】

出願人名義変更届 (一般承継)

【提出日】

平成13年 4月26日

【あて先】

特許庁長官 殿

【事件の表示】

【出願番号】

特願2000-290119

【承継人】

【識別番号】

000005821

【氏名又は名称】

松下電器産業株式会社

【代表者】

中村 ▲邦▼夫

【提出物件の目録】

【物件名】

権利の承継を証明する書面 1

【援用の表示】

平成13年 4月16日付提出の特許番号第31505

60号の一般承継による特許権の移転登録申請書に添付

した登記簿謄本を援用する。

## 出願人履歴情報

識別番号

[000005843]

1. 変更年月日 1993年 9月 1日

[変更理由] 住所変更

住 所 大阪府高槻市幸町1番1号

氏 名 松下電子工業株式会社

# 出願人履歴情報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社